Toshiba показала 128-Гбит NAND-чип с трёхуровневыми ячейками - 4 Февраля 2013 - DxOrg - Актуальные новости IT-Мира
Приветствую Вас, Гость! Регистрация RSS

DxOrg (ДхОрг)

Четверг, 08 Декабрь 2016

Главная » 2013 » Февраль » 4 » Toshiba показала 128-Гбит NAND-чип с трёхуровневыми ячейками
23:17:35
Toshiba показала 128-Гбит NAND-чип с трёхуровневыми ячейками

В рамках выставки nano tech 2013 компания Toshiba показала 300-мм полупроводниковую пластину со 128-Гбит микросхемами памяти типа NAND, которые выполнены с использованием 19-нм техпроцесса.

Помимо передовой производственной технологии, Toshiba также использует технологию многоуровневых ячеек с тремя битами на ячейку (3 bit per cell MLC). Для уменьшения интерференции между ячейками производитель применил структуру, изолирующую плавающие затворы и воздушные промежутки. Toshiba планирует использовать схожие технологии в своих техпроцессах следующих поколений.

Память с трёхуровневыми ячейками по количеству циклов перезаписи в несколько раз уступает чипам с двухуровневыми ячейками. Поэтому для накопителей корпоративного сегмента и для критических приложений она не подойдёт. А вот для потребительских USB-брелоков и карт памяти вполне может использоваться.

Категория: Технологии | Просмотров: 424 | Добавил: Creatormaster | Рейтинг:
0.0 из 5, 0 голосов
Всего комментариев: 0
Добавлять комментарии могут только зарегистрированные пользователи.
[ Регистрация | Вход ]